每經(jing)編輯｜黃勝    

想(xiang)象一下，一枚芯(xin)片上集(ji)(ji)成了記憶和計算的能力，在(zai)保(bao)護用戶隱私同時，還具備了類似(si)人腦的自主學習，能耗僅為先進工藝下專用集(ji)(ji)成電路系統(tong)的1/35，聽起(qi)來是不是很神(shen)奇(qi)？

據清華大學公眾號10月9日消息，近期，清華大學集成電路學院教授吳華強、副教授高濱基于存算一體計算范式，研制出全球首顆全系統集成的、支持高效片上學習（機器學習能在硬件端直接完成）的憶阻器存算一體芯片，在支持片上學習的憶阻器存算一體芯片領域取得重大突破，有望促進人工智能、自動駕駛可穿戴設備等領域的發展。該研究成果日前發表在《科學》上。

憶阻器(qi)存算一體學習芯片及測試系統 （圖片來源：清(qing)華大學）

記憶電(dian)阻器(qi)，是繼(ji)電(dian)阻、電(dian)容、電(dian)感之后的第四(si)種(zhong)電(dian)路基本元件。它可以在斷(duan)電(dian)之后，仍能(neng)“記憶”電(dian)阻狀態，被(bei)當做新型納米電(dian)子突觸器(qi)件。

面(mian)向傳統(tong)存(cun)算(suan)(suan)分離架構制約算(suan)(suan)力(li)提(ti)升的重大挑戰，吳華強(qiang)、高濱聚焦憶阻(zu)器(qi)(qi)存(cun)算(suan)(suan)一體技(ji)術(shu)(shu)研究，探索實(shi)現計算(suan)(suan)機(ji)系統(tong)新范式。憶阻(zu)器(qi)(qi)存(cun)算(suan)(suan)一體技(ji)術(shu)(shu)在底(di)層(ceng)器(qi)(qi)件、電(dian)路架構和計算(suan)(suan)范式上全面(mian)顛覆(fu)了(le)馮·諾依曼傳統(tong)計算(suan)(suan)架構，可(ke)實(shi)現算(suan)(suan)力(li)和能(neng)效的跨越式提(ti)升，同時，該技(ji)術(shu)(shu)還可(ke)利用底(di)層(ceng)器(qi)(qi)件的學(xue)習(xi)特性，支(zhi)持(chi)實(shi)時片上學(xue)習(xi)，賦能(neng)基于本地學(xue)習(xi)的邊緣訓練新場景(jing)。

課題組(zu)基于存(cun)算(suan)一(yi)(yi)體計算(suan)范式，創(chuang)造性(xing)提出(chu)(chu)適配憶(yi)阻(zu)器存(cun)算(suan)一(yi)(yi)體實(shi)現高效片(pian)上(shang)學習(xi)的(de)新型通(tong)用算(suan)法和架構，通(tong)過算(suan)法、架構、集(ji)成(cheng)方(fang)式的(de)全(quan)流程協同創(chuang)新，研制出(chu)(chu)全(quan)球首(shou)顆全(quan)系統集(ji)成(cheng)的(de)、支持高效片(pian)上(shang)學習(xi)的(de)憶(yi)阻(zu)器存(cun)算(suan)一(yi)(yi)體芯(xin)片(pian)。

憶阻器芯片的研發(fa)面臨著技(ji)術挑戰(zhan)和(he)工程挑戰(zhan)。

據了解，憶阻器芯片的研發涉及到材料科學、物理學、電子工程等多學科的前沿知識。在諸多技術難題中，首先要解決的是如何實現憶阻器件的大規模集成。通過大量實驗(yan)和理論研究，團(tuan)隊提出了(le)架構-電路(lu)-工藝協(xie)同(tong)優化方法，為存算(suan)一體系統的設計提供了(le)指導。

有了大規模集成的工藝、關鍵的電路設計，如何克服底層多尺度非理想導致的誤差，集合成一個高效的系統芯片？在團隊老師和(he)(he)學(xue)生的共同(tong)努力下，研究提出STELLAR 架(jia)構，完成算法優化及仿真實驗，制備出全系統集成的高效存算一體(ti)學(xue)習芯片，實現(xian)速度和(he)(he)能效的大幅(fu)提升。

放眼未來，吳華強希望團隊的方案、技術能夠走出實驗室，切切實實推動科研成果轉化，致力服務國家所需、社會所需。

每日(ri)經濟新聞(wen)綜合(he)清(qing)華大學公眾號(hao)

封面圖(tu)片來源：清華大學